ARM推新（xīn）數據連接（jiē）器 準備迎接新處理器架構
點擊:0次 責任編輯：未知 發表時間：2015-10-29 14:07:57
繼先前將CoreLinkCCI-500連結器應用在Cortex-A72核心架構設計，ARM稍早宣布推出全新CoreLinkCCI-550連結器，並且加入多核心（xīn）多叢集配置功能，預期下一波處理器核心架構可（kě）能（néng）同樣導入多叢集(Cluster)運作（zuò）模式，亦即將如同聯發科Helio係列處理器所主推“多（duō）檔”運作模式。
ARM推新數據連接（jiē）器 準備迎（yíng）接新處理器架構
根據（jù）ARM公布消息，新版（bǎn）CoreLinkCCI-550連結器（qì）加入主動偵測核（hé）心運作資料改變時，並且強化資料存取緩衝頻寬，將可在處理核心運作資料改變時（shí），強（qiáng）化運算資料同步連結效率。此外，CoreLinkCCI-550連結器將增加至連結（jié）六組（zǔ）處理器核心設計，架構上也能連結源（yuán）自MaliGPU運算資料，藉此實現GPGPU平行運算效果，預期下一代“Mimir”MaliGPU便會支援此項設計。
而因應加入最多可連結六組處理器核心（xīn），CoreLinkCCI-550連結器也加入（rù）支援最多六組（zǔ）記憶體通（tōng）道(對應32-48位元定址)、六組ACE主控連接埠等設計，同時提供（gòng）最大頻寬可提升60%、資料運算（suàn）延遲表現（xiàn）降低20%，此外也能進一步降低（dī）處理器運算耗（hào）電量，並且透過平（píng）行運算方式增加整體效能，對於手機、數位（wèi）電視等較耗電能產品均可達成省電目（mù）的。
此外，ARM在CoreLinkCCI-550連結（jié）器端也導入DMC-500動態記（jì）憶體控製器，將支援LPDDR3-2133與最高LPDDR4-4267記憶體規格，並且提升27%記憶體頻（pín）寬，同時降低25%處理器資料運算延遲率，本身也導入ARMTrustZone技術與DFI4.0PHY介麵（miàn）工業規範。
目前CoreLinkCCI-550連接器、DMC-500動態記憶體控製器均預計在2016年下半年間問世，預期ARM也準備公布（bù）全新處理器核心架構設計
本文地址：
http://www.hongxingjxc.com/zixun/xyxw/1503.html轉載時請注（zhù）明出處。
